13 12 11

10

EUROPEAN PATENT OFFICE

(a)

(b)

Patent Abstracts of Japan

PUBLICATION NUMBER

PUBLICATION DATE

2003133287

ON DATE : 09-05-03

APPLICATION DATE
APPLICATION NUMBER

30-10-01

: 2001331981


APPLICANT: MITSUBISHI ELECTRIC CORP;

INVENTOR: TOMOHISA SHINGO;

INT.CL. : H01L 21/3065

TITLE : DRY-ETCHING METHOD

14 12 11 10



ABSTRACT :

PROBLEM TO BE SOLVED: To prevent roughness formed at the bottom of a recess while preventing a resist pattern from being diminished, when a SiOC film is subjected to dry-etching using the resist pattern as a mask.

SOLUTION: An anti-reflection film 12 is deposited on the SiOC film 11 deposited on a semiconductor substrate 10, and then the resist pattern 13 is formed on the anti-reflection film 12. Next, the anti-reflection film 12 and the SiOC film 11 are subjected to dry-etching using the resist pattern 13 as the mask and using process gas prepared by adding CO gas to mixed gas of CHF $_3$ gas, CF $_4$ gas, O $_2$ gas and Ar gas.

COPYRIGHT: (C)2003,JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-133287

(P2003-133287A) (43)公開日 平成15年5月9日(2003.5.9)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H01L 21/3065

H01L 21/302

F 5F004

審査請求 未請求 請求項の数5 OL (全 8 頁)

(21)出願番号 特願2001-331981(P2001-331981) (71)出顧人 000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地 (71)出顧人 000006013 三菱電機株式会社 東京都千代田区丸の内二丁目2番3号 (72)発明者 山下 武志 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (74)代理人 100077931


最終頁に続く

(54) 【発明の名称】 ドライエッチング方法


(57)【要約】


【課題】 本発明は、SiOC膜に対してレジストパターンをマスクにしてドライエッチングを行なう場合に、レジストパターンの後退を抑制しつつ、凹部の底部に形成されるラフネスを抑制する。

【解決手段】 半導体基板10の上に堆積されたSiO C膜11の上に反射防止膜12を堆積した後、該反射防止膜12の上にレジストパターン13を形成する。次に、反射防止膜12及びSiOC膜11に対して、レジストパターン13をマスクにすると共に、CHF $_3$ ガス、CF $_4$ ガス、O $_2$ ガス及びArガスの混合ガスにCOガスが添加されてなるプロセスガスを用いてドライエッチングを行なう。



弁理士 前田 弘 (外7名)





【特許請求の範囲】

【請求項1】 基板上に堆積されたSiOC膜の上にレジストパターンを形成する工程と、

前記SiOC膜に対して、前記レジストパターンをマスクにすると共にC及びFを含むガスとCOガスとが含まれているプロセスガスを用いてドライエッチングを行なう工程とを備えていることを特徴とするドライエッチング方法。

【請求項2】 前記COガスの流量は、前記プロセスガスの合計流量に対して2.5%以上で且つ80%以下であることを特徴とする請求項1に記載のドライエッチング方法。

【請求項3】 前記C及びFを含むガスは、 CH_3F 、 CH_2F_2 、 CHF_3 、 CF_4 、 C_2F_6 、 C_3F_6 、 C_3F_8 、 C_4F_6 、 C_4F_8 及び C_5F_8 のうちの少なくとも1つを含むことを特徴とする請求項1に記載のドライエッチング方法。

【請求項4】 前記C及びFを含むガスは、Hを含んでいることを特徴とする請求項1に記載のドライエッチング方法。

【請求項5】 前記C及びFを含むガスは、 CH_3F 、 CH_2F_2 及び CHF_3 のうちの少なくとも1つを含んでいることを特徴とする請求項4に記載のドライエッチング方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、SiOC膜に対してレジストパターンをマスクにして行なうドライエッチング方法に関する。

[0002]

【従来の技術】半導体集積回路装置の配線形成工程においては、AI-Cu合金膜をパターニングして配線パターンを形成した後、該配線パターンの上にシリコン酸化膜よりなる層間絶縁膜を堆積している。

【 0 0 0 3 】ところが、半導体集積回路の微細化に伴って配線間容量が増大してくると、半導体集積回路の遅延時間が長くなるという問題が発生する。

【0004】そこで、FSG等の低誘電率膜よりなる層間絶縁膜に配線溝を形成した後、層間絶縁膜の上に銅膜を配線溝が充填されるように堆積し、その後、銅膜における層間絶縁膜の上に存在する部分をCMP(Chemical Mechanical Polishing)法により除去して、ダマシン構造の埋め込み配線を形成する方法が提案されている。尚、銅配線をダマシン法により形成する理由は、銅膜のパターニングが困難であるためである。

【0005】ところで、0.10μm以下のデザインルールを有する半導体集積回路装置においては、層間絶縁膜としては、FSG膜よりもさらに比誘電率が低い膜として、メチル基を含むSiOC膜等が用いられる。

【0006】以下、SiOC膜よりなる層間絶縁膜に銅

配線を埋め込んで銅よりなる埋め込み配線を形成する従来の方法について、図7(a)~(d)を参照しながら説明する。

【0007】まず、図7(a)に示すように、CVD法により半導体基板1の上にSiOC膜2を堆積した後、SiOC膜2の上に反射防止膜3を形成し、その後、周知のフォトリソグラフィにより反射防止膜3の上にレジストパターン4を形成する。

【0008】次に、半導体基板1をドライエッチング装置のチャンバー内に配置した後、該チャンバー内を所定の圧力に減圧する。

【0009】この状態で、チャンバー内に反射防止膜3のエッチングに必要なガス(プロセスガス)を導入して該プロセスガスよりなるプラズマを発生させ、発生したプラズマと反射防止膜3とを反応させると共に反応生成物をチャンバーの外部に排出することにより、反射防止膜3に対してレジストパターン4をマスクにドライエッチングを行なう。

【0010】次に、チャンバー内にSiOC膜2のエッチングに必要なガス(プロセスガス)を導入して該プロセスガスよりなるプラズマを発生させ、発生したプラズマとSiOC膜2とを反応させると共に反応生成物をチャンバーの外部に排出することにより、SiOC膜2に対してレジストパターン4をマスクにドライエッチングを行なって、図7(b)に示すように、反射防止膜3及びSiOC膜2に配線溝5を形成する。

【0011】尚、反射防止膜 3及びSiOC 膜 2に対するドライエッチングのプロセスガスとしては、 CF_4 ガス又は CHF_3 ガス等のフルオロカーボンガス、酸素ガス及びアルゴンガスよりなる混合ガスが用いられる。

【0012】次に、図7(c)に示すように、アッシングによりレジストパターン4を除去した後、洗浄を行なう。

【0013】次に、めっき法によりSiOC膜2の上に 銅膜を配線溝5が充填されるように堆積した後、該銅膜 におけるSiOC膜2の上に存在する部分をCMP法に より除去すると、図7(d)に示すように、銅膜よりな る埋め込み配線7が形成される。

[0014]

【発明が解決しようとする課題】ところが、反射防止膜 3及びSiOC膜2に対するドライエッチング工程において、図7(b)に示すように、配線溝5の底部にラフネス(surface micro-roughness)6が形成されてしまう。配線溝5の底部にラフネス6が形成されると、銅膜が配線溝5の底部にまで完全に埋め込まれないため、埋め込み配線7の配線抵抗が大きくなると共に埋め込み配線7とSiOC膜2との密着性が低下するという問題が発生する。

【0015】そこで、配線溝5の底部にラフネス6が形成される理由について検討を加えた結果、以下のことを

見出した。

【0016】シリコン酸化(SiO_2) 膜に対するドライエッチングにおいては、プラズマ中のFとシリコン酸化膜を構成するSiとが反応して SiF_x が生成されると共に、プラズマ中の CF_x とシリコン酸化膜を構成するOとが反応して CO_x が生成される。生成された SiF_x 及び CO_x は、揮発性が高いためチャンバーの外部に速やかに排出されるので、ドライエッチングは良好に進行する。

【0017】ところが、SiOC膜2に対するドライエッチングにおいては、SiOC膜2中に - CH_x が含まれているため、前述のシリコン酸化膜に対するドライエッチング工程における反応に加えて、プラズマ中のFとSiOC膜2を構成する - CH_x とが反応して CH_xF_y が生成される。そして、生成された CH_xF_y とプラズマ中の CH_xF_y とが反応して、分子量が大きく不揮発性である $C_xH_yF_z$ 等の化合物が配線溝5の底部に付着してドライエッチング時のマスクになるので、配線溝5の底部にラフネス6が形成されるのである。

【0018】そこで、ラフネス6を抑制するため、ドライエッチングに用いられるプロセスガス中の酸素ガスの流量を増加させる方法が提案されている。このようにすると、生成された $C_xH_yF_z$ とプロセスガス中の O_z とが反応して、揮発性の CO_x 、 $COF及びH_zO$ が生成されるため、つまり配線溝5の底部に付着する不揮発性の $C_xH_yF_z$ が除去されるので、ラフネス6が抑制される。

【0019】ところが、プロセスガス中の O_2 を増加すると、酸素の中性ラジカル(O^{\bullet})が増加し、該酸素の中性ラジカルは、プラズマ中を自由運動するためレジストパターン4と反応し易いので、レジストパターン4の後退が促進されるという問題が発生する。すなわち、配線溝5の底部に付着する $C_xH_yF_z$ を低減するべく、プロセスガス中の O_2 を増加すると、レジストパターン4が後退してしまうという問題がある。

【0020】従って、デザインルールが0.10μmである微細な半導体集積回路を形成する場合には、精度の高い埋め込み配線が得られないという問題がある。

【0021】また、プロセスガス中のO₂ を増加すると、ドライエッチング中に配線溝5の側壁に付着する堆積物が酸素ラジカルにより除去されるため、配線溝5の壁部が垂直形状に近くなる。このため、デザインルールが0.10μmである微細な配線溝5の底部にまで銅膜を充填することが困難になってしまうという問題もある。

【 0 0 2 2】前記に鑑み、本発明は、レジストパターンの後退を抑制しつつ、配線溝の底部に形成されるラフネスを抑制することを目的とする。

[0023]

【課題を解決するための手段】本件発明者らは、前記の目的を達成するため、プロセスガスに添加するガスについて種々の検討を加えた結果、プロセスガスにCOガスを添加すると、レジストパターンの後退を招くことなく、凹部例えば配線溝の底部のラフネスを抑制できることを見出した。

【0024】本発明は前記の知見に基づいてなされたものであって、具体的には以下の通りである。

【0025】本発明に係るドライエッチング方法は、基板上に堆積されたSiOC膜の上にレジストパターンを形成する工程と、SiOC膜に対して、レジストパターンをマスクにすると共に、C及びFを含むガスとCOガスとが含まれているプロセスガスを用いてドライエッチングする工程とを備えている。

【0026】本発明に係るドライエッチング方法によると、プロセスガスにC及びFが含まれているため、SiOC膜に対するエッチングが進行する。

【0027】また、プロセスガス中にCOガスが含まれており、COが C^- イオンと O^+ イオンとに分解され、 O^+ イオンがバイアス電圧により基板側ひいてはSiO C膜に形成される凹部の底部に引き込まれる。このため、凹部の底部に付着している $C_xH_yF_z$ と O^+ イオンとが反応して、揮発性の CO_x 、COF 及び H_zO が生成され、凹部の底部に付着している不揮発性の $C_xH_yF_z$ が除去されるので、ラフネスを抑制できる。

【0028】また、プロセスガス中の $COMC_xH_yF_x$ を分解するため、 $C_xH_yF_x$ を分解するべく O_2 ガスの流量を増加する必要がなくなるので、多量の酸素ラジカルがレジストパターンと反応してレジストパターンが後退する事態を抑制することができる。

【0029】従って、本発明に係るドライエッチング方法によると、レジストパターンの後退を抑制しつつ、凹部の底部に形成されるラフネスを抑制することができる。

【0030】本発明に係るドライエッチング方法において、COガスの流量は、プロセスガスの合計流量に対して2.5%以上で且つ80%以下であることが好ましい

【0031】このようにすると、凹部の底部に形成されるラフネスを確実に抑制できると共に、レジストパターンの後退を確実に抑制することができる。

【0032】本発明に係るドライエッチング方法において、C及びFを含むガスは、 CH_3F 、 CH_2F_2 、CHF $_3$ 、 CF_4 、 C_2F_6 、 C_3F_6 、 C_2F_8 、 C_4F_6 、 C_4F_8 及び C_5F_8 のうちの少なくとも1つを含むことが好ましい

【0033】本発明に係るドライエッチング方法において、C及びFを含むガスは、Hを含んでいることが好ま

【0034】このようにすると、凹部の側壁をテーパ形

状にすることができる。

【0035】この場合、C及びFを含むガスは、 CH_3 F、 CH_2 F₂及びCHF $_3$ のうちの少なくとも 1つを含んでいることが好ましい。

[0036]

【発明の実施の形態】 (第1の実施形態)以下、第1の 実施形態に係るドライエッチング方法について、図1 (a)~(c)及び図2を参照しながら説明する。

【0037】まず、図1(a)に示すように、例えばC VD法により半導体基板10の上にSiOC膜11を堆積した後、例えばCVD法によりSiOC膜11の上に 反射防止膜12を堆積し、その後、周知のリソグラフィ 技術により反射防止膜12の上に、例えば配線溝形成用 の開口部を有するレジストパターン13を形成する。

【0038】次に、半導体基板10を容量結合(CCP)型のドライエッチング装置のチャンバー内の試料台の上に載置した後、該チャンバー内を例えば6.7Paに減圧する。

【0039】この状態で、チャンバー内に反射防止膜12及びSiOC膜11のエッチングに必要なガス(プロセスガス)を導入すると共に、チャンバー内に例えば500Wのプラズマ発生用の高周波電力を印加し且つ試料台に例えば700Wのバイアス用の高周波電力を印加する。このようにすると、プロセスガスよりなるプラズマが発生し、発生したプラズマにより反射防止膜12及びSiOC膜11に対するドライエッチングが進行するので、図1(b)に示すように、反射防止膜12及びSiOC膜11に配線溝14が形成される。

【0040】次に、図1(c)に示すように、酸素プラズマを用いるアッシングによりレジストパターン13を除去した後、洗浄を行なう。

【0041】第1の実施形態においては、プロセスガスとしては、 CHF_3 ガス(流量:50m1/min)、 CF_4 ガス(流量:25m1/min)、 O_2 ガス(流量:15m1/min)及びArガス(流量:400m1/min)の混合ガスにCOガスが添加されてなるガスを用いる。

【0042】このように、プロセスガス中にCOガスが含まれているため、COが C^- イオンと O^+ イオンとに分解され、 O^+ イオンがバイアス電圧によりSiOC膜 11に形成される配線溝14の底部に引き込まれる。このため、配線溝14の底部に付着している $C_xH_yF_z$ と O^+ イオンとが反応して、揮発性の CO_x 、COF及び H_zO が生成され、底部に付着している不揮発性の $C_xH_yF_z$ が除去される。従って、配線溝14の底部に形成されるラフネスを抑制することができる。

【0043】また、プロセスガスに含まれる $COがC_x$ H_yF_z を分解するため、 $C_xH_yF_z$ を分解するべく O_2 の流量を増加する必要がないので、多量の酸素ラジカルがレジストパターン 13 と反応してレジストパターン 1

3を後退させる事態を抑制することができる。

【0044】ところで、プロセスガスに含まれるCOガスの流量は、プロセスガスの合計流量に対して2.5%以上で且つ80%以下であることが好ましい。その理由は以下の通りである。

【0045】図2は、プロセスガスの合計流量に対する COガスの流量比(%)と、配線溝の底部に形成される ラフネスのRMS (Root Mean Square;平均二乗根)値 (単位:nm)との関係を示している。尚、ラフネス は、AFM (Atomic Force Microscope)により測定した。図2から分かるように、COガスの流量比が2.5 %以上になると、ラフネスのRMS値は急激に小さくなる。

【 0 0 4 6 】ところで、C O ガスの流量比が 8 0 %を超 えると、プラズマ中のO・イオンが増加するので、レジ ストパターン 1 3 の後退が進行し過ぎる恐れがある。

【0047】従って、プロセスガスの合計流量に対する COガスの流量比は2.5%以上で且つ80%以下であ ることが好ましい。

【0048】尚、第1の実施形態においては、反射防止膜12に対するエッチングに用いるプロセスガスと、SiOC膜11に対するエッチングに用いるプロセスガスとは同じ種類であったが、これに代えて、反射防止膜12に対するエッチングに用いるプロセスガスとSiOC膜11に対するエッチングに用いるプロセスガスとを異ならせてもよい。

【0049】また、第1の実施形態では、溝パターン形成について示したが、ホールパターンであっても同様の効果がある。

【0050】(第2の実施形態)以下、第2の実施形態 に係るドライエッチング方法について、図3(a)~ (c)及び図4を参照しながら説明する。

【0051】まず、図3(a)に示すように、例えばC VD法により半導体基板20の上にSiOC膜21を堆積した後、例えばCVD法によりSiOC膜21の上に反射防止膜22を堆積し、その後、周知のリソグラフィ技術により反射防止膜22の上に、例えば配線溝形成用の開口部を有するレジストパターン23を形成する。

【0052】次に、半導体基板20を容量結合(CCP)型のドライエッチング装置のチャンバー内の試料台の上に載置した後、該チャンバー内を例えば6.7Paに減圧する。

【0053】この状態で、チャンバー内に反射防止膜22及びSiOC膜21のエッチングに必要なガス(プロセスガス)を導入すると共に、チャンバー内に例えば500Wのプラズマ発生用の高周波電力を印加し且つ試料台に例えば700Wのバイアス用の高周波電力を印加する。このようにすると、プロセスガスよりなるプラズマが発生し、発生したプラズマにより反射防止膜22及びSiOC膜21に対するドライエッチングが進行するの

で、図3(b)に示すように、反射防止膜22及びSi OC膜21に配線溝24が形成される。

【0054】次に、図1(c)に示すように、酸素プラズマを用いるアッシングによりレジストパターン23を除去した後、洗浄を行なう。

【0055】第2の実施形態においては、プロセスガスとしては、 CH_2F_2 ガス(流量:25ml/min)、 CHF_3 ガス(流量:50ml/min)、 O_2 ガス(流量:15ml/min)及びArガス(流量:400ml/min)の混合ガスにCOガスが添加されてなるガスを用いる。

【0056】このようにすると、プロセスガス中に含まれるCOがC-イオンとO+イオンとに分解し、O+イオンがバイアス電圧によりSiOC膜21に形成される配線溝24の底部に引き込まれるので、第1の実施形態と同様、配線溝24の底部に形成されるラフネスを抑制することができる。

【0.057】また、 $COMC_xH_yF_x$ を分解するため、 $C_xH_yF_x$ を分解するべく O_2 の添加量を増加する必要がないので、第1の実施形態と同様、レジストパターン 2.3の後退を抑制することができる。

【0058】第2の実施形態におけるプロセスガス中のフルオロカーボンガスは、第1の実施形態のプロセスガス中のフルオロカーボンガスに比べて日を多く含んでいる。すなわち、 CHF_3 ガスに代えて CH_2F_2 ガスを用いていると共に、 CF_4 ガスに代えて CHF_3 ガスを用いている。

【0059】このように、プロセスガス中に含まれるH の量が多くなると、図3(b)に示すように、配線溝2 4の側壁の断面は垂直形状からテーパ形状になる。

【0060】図4は、プロセスガスの合計流量に対する COガスの流量比(%)と、配線溝の側壁の角度(°) との関係を示しており、COガスの流量比が2.5~8 0%であれば、配線溝の側壁の角度を約78°~約90 °の範囲に制御することができる。

【0061】尚、第23の実施形態においては、反射防止膜22に対するエッチングに用いるプロセスガスと、SiOC膜21に対するエッチングに用いるプロセスガスとは同じ種類であったが、これに代えて、反射防止膜22に対するエッチングに用いるプロセスガスとSiOC膜21に対するエッチングに用いるプロセスガスとを異ならせてもよい。

【0062】(第3の実施形態)以下、第3の実施形態 に係るドライエッチング方法について、図5(a)~ (c)及び図6を参照しながら説明する。

【0063】まず、図5(a)に示すように、例えばC VD法により半導体基板30の上にSiOC膜31を堆 積した後、例えばCVD法によりSiOC膜31の上に 反射防止膜32を堆積し、その後、周知のリソグラフィ 技術により反射防止膜32の上に、例えば配線溝形成用 の開口部を有するレジストパターン33を形成する。 【0064】次に、半導体基板30を容量結合(CCP)型のドライエッチング装置のチャンバー内の試料台の上に載置した後、該チャンバー内を例えば6.7Paに減圧する。

【0065】この状態で、チャンバー内に反射防止膜32及びSiOC膜31のエッチングに必要なガス(プロセスガス)を導入すると共に、チャンバー内に例えば500Wのプラズマ発生用の高周波電力を印加し且つ試料台に例えば700Wのバイアス用の高周波電力を印加する。このようにすると、プロセスガスよりなるプラズマが発生し、発生したプラズマにより反射防止膜32及びSiOC膜31に対するドライエッチングが進行するので、図5(b)に示すように、反射防止膜32及びSiOC膜31に配線溝34が形成される。

【0066】次に、図5(c)に示すように、酸素プラズマを用いるアッシングによりレジストパターン4を除去した後、洗浄を行なう。

【0067】第3の実施形態においては、プロセスガスとしては、第1の実施形態と同様、 CHF_8 ガス(流量:50m1/min)、 CF_4 ガス(流量:25m1/min)、 O_2 ガス(流量:15m1/min) 及びArガス(流量:400m1/min)の混合ガスにCOガスが添加されてなるガスを用いる。

【0068】このようにすると、プロセスガス中に含まれるCOがC-イオンとO+イオンとに分解し、O+イオンがバイアス電圧によりSiOC膜31に形成される配線溝34の底部に引き込まれるので、第1の実施形態と同様、配線溝34の底部に形成されるラフネスを抑制することができる。

【 $0\,0\,6\,9$ 】また、 $C\,O$ が $C_x\,H_y\,F_z$ を分解するため、 $C_x\,H_y\,F_z$ を分解するべく O_z の添加量を増加する必要がないので、第 $1\,O$ 実施形態と同様、レジストパターン $3\,3\,O$ 後退を抑制することができる。

【0070】図6は、プロセスガスの合計流量に対する COガスの流量比(%)と、寸法シフト(μm)との関 係を示している。

【0071】図6から分かるように、COガスの流量比が5%以下になると寸法シフトの低減効果は飽和するが、COガスの流量比が2.5%であっても寸法シフトの低減効果は得られる。

【0072】ところで、プロセスガスにCOガスを添加しない従来のプロセスガスを用いる場合には、寸法シフトの下限は0.03μmから0.04μmの間である。COガスを含まないプロセスガスを用いて、寸法シフトを0.03μm以下にしようとすると、O2ガスの流量を少なくする必要があるので、溝の底部のラフネスが著しく大きくなってしまう。

【0073】これに対して、プロセスガスの合計流量に 対するCOガスの流量比が75%以下であると、従来の プロセスガスを用いる場合よりも寸法シフトを確実に低 減することができる。

【0074】従って、寸法シフトという観点からは、プロセスガスに含まれるCOガスの流量は、2.5%以上で且つ75%以下であることが好ましい。

【0075】尚、第3の実施形態においては、反射防止膜32に対するエッチングに用いるプロセスガスと、SiOC膜31に対するエッチングに用いるプロセスガスとは同じ種類であったが、これに代えて、反射防止膜32に対するエッチングに用いるプロセスガスとSiOC膜31に対するエッチングに用いるプロセスガスとを異ならせてもよい。

【0076】また、第3の実施形態では溝パターン形成 について示したが、ホールパターンであっても同様の効 果がある。

[0077]


【発明の効果】本発明に係るドライエッチング方法によると、プロセスガス中にCOガスが含まれているため、レジストパターンの後退を抑制しつつ、凹部の底部に形成されるラフネスを抑制することができる。


【図面の簡単な説明】


【図1】(a)~(c)は第1の実施形態に係るドライエッチング方法の各工程を示す断面図である。

【図2】プロセスガスの合計流量に対するCOガスの流量比と、配線溝の底部に形成されるラフネスのRMS値との関係を示す図である。

【図1】







【図3】(a)~(c)は第2の実施形態に係るドライエッチング方法の各工程を示す断面図である。

【図4】プロセスガスの合計流量に対するCOガスの流量比と、配線溝の側壁の角度との関係を示す図である。

【図5】(a)~(c)は第3の実施形態に係るドライエッチング方法の各工程を示す断面図である。


【図6】プロセスガスの合計流量に対するCOガスの流量比と、寸法シフトとの関係を示す図である。

【図7】(a) \sim (d)は従来のドライエッチング方法の各工程を示す断面図である。


【符号の説明】


- 10 半導体基板
- 11 SiOC膜
- 12 反射防止膜
- 13 レジストパターン
- 14 配線溝
- 20 半導体基板
- 21 SiOC膜
- 22 反射防止膜
- 23 レジストパターン
- 24 配線溝
- 30 半導体基板
- 31 SiOC膜
- 32 反射防止膜
- 33 レジストパターン
- 34 配線溝


【図2】




【図3】











【図5】
















フロントページの続き

(72)発明者 山中 通成 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72) 発明者 友久 伸吾

東京都千代田区丸の内2丁目2番3号 三 菱電機株式会社内

Fターム(参考) 5F004 AA03 AA08 BB13 DA01 DA02 DA03 DA15 DA16 DA23 DA26 DB00

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.